DRAM – Dynamic Random Access Memory

Was ist DRAM?

Bei DRAM handelt es sich um das „Dynamic Random Access Memory“ oder auch das dynamische RAM. Die Bezeichnung wird bei einer Technologie für einen elektronischen Speicherbaustein verwendet, der mit einem wahlfreien Zugriff benutzt werden kann und sich vor allem in Computer finden lässt. Auch ein Einsatz in elektronischen Geräten wie dem Drucker ist denkbar. Das Element, welches die Speicherung vornimmt ist hierbei der Kondensator, der entweder geladen oder entladen vorkommt. Mittels eines Schalttransistors wird dieser Kondensator zugänglich gemacht und kann ausgelesen oder mit neuen Informationen beschrieben werden. Der Inhalt des Speichers gilt hierbei als volatil, also flüchtig, was bedeutet, dass die gespeicherten Inhalte bei einer fehlenden Betriebsspannung oder einer zu späten Aktualisierung verloren gehen. Diese Auffrischung muss in periodischen Abständen von Millisekunden erfolgen und wird zeilenweise bewerkstelligt. Hierzu kommt es bei jedem Schritt zur Übertragung einer Speicherzelle auf dem im Chip befindlichen Zeilenpuffer. Die Speicherzelle wird an dieser Stelle verstärkt und anschließend zurück geschrieben. Ein Kennzeichen von DRAM ist das Vorhandensein einer hohen Datendichte auf einer kleinen Chipfläche, bei gleichermaßen niedrigen Herstellungskosten. Aufgrund dessen findet sich ein DRAM deswegen auch oft bei Speichermengen mit mittlerer Datenrate, wobei ein Pin in der Regel zwischen 100 Mbit/s bis maximal 1600 Mbit/s an Datenrate zur Verfügung stellen muss. Ein DRAM ist entweder als ein individueller integrierter Schaltkreis ausgeführt oder als Speicherzelle in einem größeren Chip realisiert.

Der Aufbau von einem DRAM

Speicherzellen sind in eine hierarchische Struktur unterteilt, wobei die innere Struktur je nach Hersteller spezifisch ausfällt und die sichtbare logische Struktur durch das Industriegremium JEDEC normiert wurde. Durch diese Normierung kann gewährleistet werden, dass sich auch Chips unterschiedlicher Hersteller und verschiedener Größe nach dem gleichen Schema kontaktieren lassen. Bei einem DRAM besteht eine Speicherzelle nur aus einem Kondensator und dem Transistor, wobei heutzutage vorwiegend MOS-Feldeffekttransistoren verwendet werden. Die Speicherung der Information erfolgt in Form einer elektrischen Ladung im Kondensator. Eine Speicherzelle beinhaltet immer ein abgespeichertes Bit. Zu früheren Zeiten kamen Kondensatoren vorwiegen in der Planartechnologie vor, wohingegen mittlerweile zwischen zwei neuen Technologien unterschieden werden muss:

  • Die Stapel-Technologie – hierbei erfolgt der Aufbau des Kondensators über den Transistor
  • Die Graben-Technologie – bei dieser Methode entsteht ein Kondensator, indem man ein 5-10 Mikrometer tiefes Loch in das Substrat hinein ätzt.

Die Funktion des Transistors besteht im Schalten, sodass die auf einer Zelle befindlichen Informationen je nach Bedarf gelesen oder überschrieben werden können. Hierzu wird mittels einer Wort-Leitung an den Gate-Anschluss des n-MOS-Transistors eine positive Spannung gelegt, wodurch sich zwischen den Source-Gebieten und Drain-Gebieten eine leitende Verbindung aufbaut. Diese dient wiederum der Bindung des Zellkondensators an die Bit-Leitung. Der Substrat-Anschluss des Transistors kann entweder an das Massepotential oder eine geringfügig negativ geladene Spannung angeschlossen, die der Unterdrückung der sogenannten Leckströme dient. Durch den sehr einfachen Aufbau, haben Speicherzellen den entscheidenden Vorteil, dass sie nicht sonderlich viel Platz auf der Chipfläche einnehmen. Dabei wird die von der Konstruktion abhängige Speicherzellengröße gerne als das Vielfache der Quadratfläche der kleinsten anzufertigenden Strukturlänge angegeben. Der übliche Platzbedarf einer DRAM-Zelle bezieht sich dabei auf sechs oder acht von diesen Quadratflächen. Ein Effekt dieser geringen Abmessungen liegt in der wesentlich größeren Bit-Zahl die durch einen Dynamic Random Access Memory gespeichert werden kann.

Der Aufbau einer Speicherzeile und eines Zellenfeldes

Werden weitere Speicherzellen an eine Wortleitung angeschlossen, so entsteht eine Speicherzeile, die in der Regel vereinfacht als Seite bezeichnet wird. Wird eine Wortleitung nun aktiviert, so geben alle mit dieser Leitung verbundenen Zellen über die zugeordnete Bitleitung ihren Speicherinhalt zum selben Zeitpunkt frei. Speicherzellen lassen sich in einer Matrixanordnung verschalten, wobei die Wortleitungen dann alle Steuerelektroden der Auswahltransistoren innerhalb einer Zeile miteinander verbinden, wohingegen die Bitleitungen für den Anschluss der Drain-Gebiete der Auswahltransistoren einer Spalte untereinander zuständig sind. Am unteren Rande dieser Matrixanordnung werden die Bitleitungen mit den primären Schreibverstärkern und Leseverstärkern verbunden. Da es erforderlich ist, dass diese in die engen Raster eines Zellenfeldes passen, besteht ihr Aufbau bei der Form zweier gegengekoppelter CMOS-Invertern nur aus vier Transistoren. Die Versorgungsspannung entspricht nahe der Bitleitungsspannung. Neben der Funktion als Verstärker eines auszulesenden Zellsignals, findet sich auch der Aufbau eines einfachen statischen Speichers, auch Latch genannt. Leseverstärker dienen in einem inaktiven Zustand der Vorladung der Bitleitungen, wobei ein Mittelwert zwischen der Spannung einer aufgeladenen und einer entladenen Zelle vorherrschen sollte. Auf einem Speicher sind nun zahlreiche dieser Speichermatrizen zu einem Speicherbereich zusammengefasst, wodurch der Chip als transparent gilt und intern in Submatrizen aufgegliedert ist. Je nach Auslegung lassen sich sämtliche Datenleitungen zu einem vollständigen Daten-Pin zusammenführen, wobei dies dann die Datenbreite des einzelnen DRAN-Chips angibt.